CLIPPEDIMAGE= JP401037124A

PAT-NO: JP401037124A

DOCUMENT-IDENTIFIER: JP 01037124 A

TITLE: PULSE WIDTH MODULATING SIGNAL GENERATOR

PUBN-DATE: February 7, 1989

INVENTOR-INFORMATION:

NAME
KUBO, KENJI
WATANABE, MASAHIKO
OMAE, TSUTOMU
HANEI, HIROYUKI

ASSIGNEE-INFORMATION:

NAME HITACHI LTD **COUNTRY**

N/A

APPL-NO: JP62192570

APPL-DATE: August 3, 1987

INT-CL_(IPC): H03M001/82; H03K007/10

US-CL-CURRENT: 375/238,375/238

ABSTRACT:

PURPOSE: To generate a PWM signal of high resolution without

using a high

frequency clock neither a long bit length counter by subjecting

the resolution

of a PWM signal generating means of low resolution to pulse

width modulation

furthermore in the period of PWM command data generation.

CONSTITUTION: The clock pulse from a clock pulse generator 1 is counted by a counter 2, and the counted value of the counter 2 and PWM command data D<SB>1</SB> are compared with each other by a digital comparator 3. Output pulses of the counter 2 are counted by a counter 4, and the counted value of the counter 4 and PWM command data D<SB>2</SB> are compared with each other by a digital comparator 5. Outputs of these digital comparators 3 and 5 are processed by a NOR gate 7 and a D type flip flop 6, and a PWM signal where the resolution of the PWM signal outputted from the digital comparator 3 is enhanced is outputted.

COPYRIGHT: (C)1989,JPO&Japio

07/09/2002, EAST Version: 1.03.0002

· ⑲ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭64-37124

@Int,Cl, 4

識別記号

庁内整理番号

母公開 昭和64年(1989)2月7日

H 03 M 1/82 H 03 K 7/10 6832-5J 7328-5J

審査請求 未請求 発明の数 1 (全8頁)

公発明の名称 パルス幅変調信号発生装置

②特 頤 昭62-192570

❷出 願 昭62(1987)8月3日

究所内

⑫発 明 者 渡 辺 正 彦 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

究所内

砂発 明 者 羽 根 井 博 幸 千葉県習志野市東智志野7丁目1番1号 株式会社日立製

作所習志野工場内

创出 閱 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

四代 理 人 并理士 武 顯次郎 外1名

明報書

- 1. 発明の名称 パルス幅変調信号発生装置
- 2. 特許請求の範囲
 - 1. 第1のパルス幅変調指令データに対応したべ、 ルス幅比を持つ第1のパルス幅変調信号を発生 する第1のパルス幅変調信号発生手段と、第2 のパルス幅変調指令データに対応したパルス幅 比を持ち、前記第1のパルス幅変調信号より長 い周期の第2のパルス幅変調信号を発生する第 2のパルス幅変調信号発生手段とを備え、前記 第2のパルス幅変調信号に応じて、前記第1の パルス幅変調信号のパルス幅比を変化させることを特徴とするパルス幅変調信号発生接置。
 - 2. 前記第2のパルス幅変調信号の周期を、パルス幅変調指令データの指令周期と同期させることを特徴とする特許請求の範囲第1項記録のパルス幅変調信号発生装置。
- 発明の詳細な説明
 (産業上の利用分野)

本発明は、ディジタルデータをベルス幅変質(Pulsa Width Moduration、以下PWMという)信号に変換する装置に係り、特に、簡単な回路構成で高分解能のPWM信号を得ることを可能としたベルス幅変調信号発生装置に関する。(従来の技術)

マイクロプロセツサ等を用いるデイジタル制御を開いるデインクを関切出力をアナログ値に変換する手段として、DA(Digital to Acclos)変換器を用いる方法と、制御出力を複割が出力に対応したパルス幅比のPWM信号に変換し、そのPWM信号をレベル変換した後、低域通過フィルタにより高周波成分を除去する方法とが知られている方法は、2値レベルの信号として情報を伝送できること、フォトカプラ等を用いて信号を絶縁できること等の特徴を有し、モークのディジタル制御装置における速度や駆動トルクの指令方式に用いる方法として適している。

このようなPWM回路としては、高分解能のク

特開昭64-37124 (2)

ロックバルスをカウンタで計数し、その計数値と 関切出力データとをディジタル比較器で比較する ことにより、バルス報を決定する方法が用いられ る。このとき、クロックバルスの周波数を(cc、 関御出力データの分解を1/Nc、PWM信号 の周波数を(。とすると、

[= fex/Ne(I)

の関係が成立する。いま、「cm=20MHz、「cm=20MHz、「cm=20MHz、」に - 20KHz とすると、N。=1000となる。すなわち、この例では、制御出力データの分解能は、1/1000であり、符号付きとしてる。 PWM信号の同波数「cmを指出力の応答とになる。 PWM信号の同波数「cmを関係」というない。このため、PWM信号による制御出力データの分解能を向上させるには、クロックパルスの周波数「cmをが出いるカウンタ等の動作速度の制限により、使用可能なクロックパルスの周波数「cmを上限がある。

と、該第1のPWM信号発生手段のPWM信号の 発生問期より長い周期でPWMを行う第2のPW M信号発生手段とを備え、この第2のPWM信号 に応じて第1のPWM信号のパルス幅比を、第2 のPWM信号発生手段からの第2のPWM信号の 分解能だけ変化させるようにすることにより達成 される。

(作用)

第1のPWM信号発生手段は、PWM指令アークの分解能より低い分解能で量子化された第1のPWM信号を発生する。これに対し、第2のPWM信号を発生する。これに対し、第2のPWM信号発生手段の第1のPWM信号は、1量子化単位を更に高分解能化するための制御信号として利用される。第1のPWM信号発生手段の第2のPWM信号発生手段の第1のPWM信号に基づいて、そのバルスへの第1のPWM信号に基づいて、そのバルスへに動力を開かませる。これにより、

クロックバルスの周波数 「caを高くすることなく、 P W M 信号による 制御出力データの 高分解能化を図るための従来技術として、 例えば、 特別図60-190029号公和等に記載された技術が知られている。この種従来技術は、分解能の異なる P W M 回路を組合わせて使用することにより、 等価的に 高分解能の P W M 信号による制御出力データを得るものである。

・〔発明が解決しようとする問題点〕

前配供来技術は、クロックパルスの周波数(ca を高くすることなく、PWM信号の分解能を高く することができるという利点を有するが、2つの PWM回路を組合わせて用いるため、回路構成が 複雑となるという問題点があつた。

本発明の目的は、簡単で安価な回路構成で高分解能のPWM信号を発生することが可能なパルス 幅変調信号発生装置を提供することにある。

(問題点を解決するための手段)

本発明によれば、前記目的は、所望の周波数の PWM信号を発生する第1のPWM信号発生手段

第2のPWM信号発生手段からの第2のPWM信号のPWM信号のPWM信号のPWM信号のPWM信号のPWM信号のPWM信号のPWM信号のPWM信号の分解能のPWM信号の分解能のPWM信号の場合、Cの場合、PWM信号の周期であり、の関1のPWM信号発生手段による周期であり、の第1のPWM信号発生手段による第1のPWM信号を発生手段によるのPWM信号を発生することができる。

(実施例)

以下、本発明によるパルス幅変調信号発生装置の一実施例を図面により詳細に説明する。

第1図は本発明の一実施例の構成図、第2図は その動作を説明する波形図である。第1図におい て、1はクロツクパルス発生器、2、4はカウン タ、3、5はデイジタル比較器、6はD型フリッ プフロンプ、1はNORゲートである。

本発明によるパルス幅変調信号発生装置の一実

待開昭64-37124(3)

始例は、毎1図に示すように、クロツクパルス発 生器1と、旅クロツクパルス発生器しからのクロ ックパルスを一定周期で計数するカウンタ2と、 指カウンタ2の計数値と設定される第1のPWM 指令データD, とを比較するデイジタル比較器3 とより成る第1のPWM信号発生手段、カウンタ 2の出力パルスを計数し所定の周期毎にその計数 値がリセツトされるカウンタ4と、協力ウンタ4 の計数値と設定される第2のPWM指令データDa とを比較するデイジタル比較器5とより成る第2 のPWM信号発生手段、第1のPWM信号発生手 段から出力される PWM 信号に対し、クロツクパ ルスト周期分の遅延を挿入するD型フリップフロ ツア、及び遅延排入の有無を、第2のPWM信号 発生手段から出力される第2のPWM個号によつ て制御するNORゲート7により構成される。

次に、第1図に示すパルス幅変調信号発生装置の動作を第2図(A)~第2図(F)に示す動作波形図を参照して説明する。

カウンタ2は、クロツクパルス発生器1からの

第2図(A)に示すようなクロックバルスCLKを計数する。その計数値C,は、第2図(B)に示すように変化する。カウンタ2の計数周期下,は、図示バルス幅変調信号発生装置からのPWMは号によつて割御される被制御装置に必要とされるPWM信号の発生周期に設定される。いま、カウンタ2が、クロックバルスCLKを0からN,一1まで計数したとき、カウンタ2の計数周期下。これるとすれば、これらとクロックバルス周期下。ことの関係は、次式で変わされる。

' T.=N. Tc:(i

ディジタル比較器3は、このカウンタ2の針数値C、と第1のPWM指令デークD、とを比較し、第2図(C)に示すような第1のPWM信号S、を発生する。この第1のPWM信号S、の周波数1、は、カウンタ2の針数周波数1/T、と等しく、その分解能は、1/N、である。この第1のPWM信号S、の分解能は、必要とされる分解能より低い分解能でよく、第1のPWM指令データD、は、必要とする分解能を有する指令データの

例えば上位複数ピツトが用いられる。

一方、カウンクもは、カウンク2の1周期毎のパルスを針数し、その計数値C。は、第2図(D)に示すように変化する。カウンタ4の計数周期T。は、PWM指令データの変更クイミング周期に設定される。カウンタ4が、その計数値を0からN。一1まで変化したとき、カウンタ4の計数周期T。になるとすれば、針数周期T。は、

に与えられるトータル的な高分解能のPWM指令アータは、必要とする分解能より低い、予め設定された分解能のPWM信号を与えるための第1のPWM指令アータD, と、この第1のPWM信号を高分解能化するための剰余データとしての第2のPWM指令データD。とに分離されて、ディジタル比較器3、5に与えられる。

D型フリツプフロツブ 6 は、同放数(、の第1のPWM信号S、の立下り時点を1クロックパルス同期Teaだけ返延させるために用いられる。D型フリツブフロツブ 6 の D 嫡子に入力される第1のPWM信号S、の信号レベルとしたり時点でD型フリップフロップ 6 に ラッチされ、1クロ出力をプリップフロップ 6 に 号してルとしているになったとき、 直ちに、 Q 嫡子の出力を 1 1 で なったとき、 第1のPWM信号S、 は、 D型フリップロップのP 嫡子にも接続されている。

特開昭64-37124 (4)

第1のPWM信号S、の立下り時点を1クロツ クパルス周期だけ遅延させるため、NORゲート 1とD型フリップフロップ6のC端子を用い、1 クロツクペルス遅延の制御を第2のPWM借号S: で行うことにより、第1のPWMは母S、の分解 能は、第2のPWM信号S:の周期でさらに高分 解能化される。いま、第2·のPWM信号S1の出 力が°l°のとき、NORゲート7の出力は°0° となり、D型フリップフロップ6のC端子のクリ ア機能が働かず、第1のPWM信号Siは、その 立下りが1クロツク遅延されてD型フリツブフロ ツブ6のQ塩子より出力される。一方、第2のP WM信号S。の出力が 0 "のとき、第1のPW M信号S. が"O"となれば、NORゲート7の 出力は、直ちに『l"となつて、D型フリップフ ロップ6のC端子のクリア機能が働くため、第1 のPWM信号Siは、その立下りが1クロツク選 延されることなく、そのままD型フリツブフロツ プ6のQ端子より出力される。このように、第2 のPWM信号S。の信号により、第1のPWM信

母S!のパルス幅を1クロツクバルス周期だけ変いすることにより、周期T!の平均として、第1のPWM信母S,の分解能を更に1/N.だけ高分解能化することが可能である。この高分解能化されたPWM信母S,は、D型フリップフロツブ6のQ端子から第2図(P)に示すように得られる

いま、第1のPWM信号S。の分解能を1/N。 第2のPWM信号S。の分解能を1/N。とする と、最終的に得られるPWM信号S。の分解能1/ N。は、次式で表わされる。

1/Nc-1/(N,·N_s)(3) また、このPWM信号S。の周波数!。は、第1のPWM信号の周波数!。に等しい。例えば、N, -256、!, -20KHs、第2のPWM信号の周期T。-1esとすると、クロックバルス 周波数!ceは、

「cx → N,・「1, □ 5 M H s となり、また、第2の P W M 信号の分解能 1 / N; は、

1/N_{*}-T_{*}/T_{*}=1/20 となる。周期T_{*}(-1_{**}) の期間のPWM储号S_{*}の平均的な分解能1/N_{*}は、

1/N。=1/(N.・N.) = 1/5000
となり、クロックパルス周波数が5 MHェとそれはなり、クロックパルス周波数が5 MHェととWM
はちるい間波数ではないにもかかわらず、PWM
は号S』を高分解能化できる。しかも、このPWM
は号S』を高分解能化できる。したKHェとを免分路の関連ないできる。とのPWM
は号S』である場合、フィルタのカットオフ周波の号に変換する場合、フィルタのカットオフ周波の子に変換する場合、フィルタのカットオフ周波の子に変換する場合、フィルタのカットオフのは各のような数でもはは、アナログはとしてでいる。ことなくアナログはとして、対象することなくアナログはとして、対象することなく「関照」であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能であればよい信号情報は、充分に伝送可能である。

前述したように、第1図、第2図により説明した本発明の実施例によれば、高い周波数のクロツ

クパルスを用いなくても、比較的高い周波数のPWM信号を高分解能に間倒できるので、モータ等のディジタル制御における速度指令回路、電波指令回路等を安備な回路で実現でき、その回路構成も低分解能のカウンタを組合わせて実現でき、回路構成を簡略化できる。

第3図は本発明の第2の実施例の構成図、第4 図はその動作を説明する放形図である。第3図において、8はマイクロプロセツサ、9はダウンカ クンタ、10はフリップフロップであり、他の符 号は第1図の場合と同一である。

第3 図に示す第2 の実施例は、第1 図に示すカウンタ4 に代り、ダウンカウンタ 9 が違えられた点、及びマイクロブロセツサ8、フリツブフロツブ10 が追加された点で、第1 図に示す実施例の構成と相違するが、その他の構成は同一である。

マイクロプロセツサ 8 は、第 4 図(A)に示す 問題で、の朝田演算周期を持ち、この制御演算周 期のタイミング毎に、第 1 図の実施例の場合と同 一の第 1 及び語 2 の P W M 指令信号 D... D.. を発

特別昭64-37124 (5)

生する。類1の指令信号により第1のPWM信号S。を発生するクロックバルス発生器1、カウンク2、ディジタル比較器3より成る第1のPWM信号発生手段は、第1図の場合と全く同様に動作する。このときのカウンタ2の動作と第1のPWM信号S。が第4図(B)。(C)に示されており、これは、第2図(B)。(C)の場合と同一である。

ダウンカウンク9には、マイクロプロセッサ8から制御資質周期毎に第2のPWM指令データD。かがプリセットされ、ダウンカウンタ9は、その後カウンタ2の計数周期毎に、ブリセットされた指令データのダウンカウンタ9の計数の様子が取る。ロ)にテーかときにボロー信号を出る。ロ)にテーカンカウンタ9の対ののボロー信号によりリップでは、マトされる動作を周期で、毎に終返すことによりトされる動作を周期で、毎に終返すことに第2のPWM指令データD。に基づいた第2のPWM指令アータD。に基づいた第2のPWM指令アータD。に基づいた第2のPWM指令アータD。に基づいた第2のPWM

WM信号S。を第4図(E)に示すように出力する。すなわち、項3図に示す本発明の第2の実施例は、ダウンカウンタ9とフリツブフロツブ10とにより第2のPWM信号発生手段が構成されている。

D型フリップフロップ 6 とNORゲート 7 とによる回路が、第 2 のPWM信号 S。に基づいて、第 1 のPWM信号 S。に対し、1 クロックパルスの遅延を与える製御を実行し、第 1 のPWM信号 S。を高分解能化したPWM信号 S。を出力することは、第 1 図により説明した場合と全く同様であり、その出力のPWM信号 S。が第 4 図(P)に示されている。

この類2の実施例は、第4回の動作被形から明らかなように、第2のPWM信号S。の周期T。と、マイクロプロセンサ8のPWM指令周期、すなわち関値演算周期T。とが一致しており、この1 週算周期内の第1のPWM信号S。を、第2のPWM信号S。でバルス幅変調することにより、この1 演算周期内で平均的に高分解能化したPW

M信号S。を得ることができる。このときのPW M信号S。の分解能1/N。は、第1の実施例の 場合と同様に、

1/Nc=1/(N, · Nz)

である。ここで、1/N,は第1のPWM信号の分解能、1/N。は制御資本周期で、内の第1のPWM信号数の逆数、すなわち、第2のPWM信号S。の分解能である。また、第1のPWM信号S。の周期をT,とすれば、

1/N:-TI/T:

となる。従つて、例えば、T。=les、「,=l/T,=20KHzとすれば、N,=20となる。第3図に示す本発明の実施例は、第1図に示す実施例の場合と同様に、第1のPWM信号S、の周期T。(=T。)の期間における平均的な分解能を更に20倍とすることができる。

前述した本発明の第2の実施例によれば、第2のPWM信号S、の周期をマイクロプロセンサ8のPWM指令データ発生周期で、に同期させることができるので、第2のPWM信号S、の周期で、

をPWM指令データ発生周期下。まで長くすることができ、これにより、NェーT。/T,の値を 大きくすることができるので、PWM信号S,を より高分解能の信号にすることができる。

第5図は本発明の第3の実施例を示す構成図、 第6図はその動作を説明する波形図である。第5 図における符号は、第3図の場合と同一である。

第5図に示す本発明の第3の実施例は、グウンカウンク9のポロー信号をマイクロプロセッサ8に対する割込信号として用いるものであり、第3図に示すD型フリップフロップ6、NORゲート7及びフリップフロップ10の機能をマイクロプロセッサ8に行わせるように構成されている。第6図(A)、(B)、(C)、(E)に示すこの実施例の動作波形は、第4図(A)、(B)、(C)、(P)に示す動作波形と同一であり、第6図(D)に示す割込信号1NTは、ダウンカウンタ9がアングーフローしたときのポロー信号である。

この実施例におけるマイクロプロセツサ8は、 ダウンカウンタ9のボロー信号による割込信号!

特開昭64-37124(6)

NTにより、第1のPWM信号に対する第1の指令データD、を変化させて設定することにより、 前述した第1、第2の実施例において、ハードウエアにより行つていた、第1のPWM信号の立下 り時の1クロックパルスの遅延制御を、ソフトウエア処理で実行するものである。

ると、第1のPWM指令信号を最初の設定値から 1だけ波算した値、すなわちD」として再設定す る。これにより、ディジタル比較器3は、マイク ロプロセツサ8の制御資算周期すなわち指令周期 T。内で高分解能化されたPWM信号S,を直接 出力する。

前述した本発明の第3の実施例によれば、選延 回路をハードウエアで構成する必要がなく、より 簡単な回路構成で、高分解他のPWM信号を発生 することができる。

前述の第1~第3の本免明の実施例は、PWM 信号発生回路をディジタル比較器により構成しているが、本発明におけるPWM信号発生回路は、 このような回路構成に限定される必要はなく、例 えば、カウンタを用いた構成のもの等、どのよう な回路構成のものであつてもよい。

(発明の効果)

以上説明したように、本発明によれば、比較的低分解能のPWMは号発生手段の分解能を、PW M指令データ発生周期内で更にパルス幅変調する


ことにより、高い間波数のクロツクバルスや長い ピット長のカウンタを用いることなく、高い間波数で高分解能のPWM信号を発生することが可能 となる。このため、本発明によれば、モータかちのように、フォトカブラ等を用いた認識を行うたでは、 PWM信号による指令が不可欠な応用技術では、 特に適した装置を提供することができる。また、 本発明は、回路構成が簡単であるため、ロボット のサーボ系等のような多軸のサーボアンプに対す る速度や電流指令回路としても適している。 マイクロプロセツサ、 9 -----ダウンカウンタ、10 -----ブリツブフロツア。

4. 図面の簡単な説明


第1図は本発明の一実施例の構成図、第2図は その動作を説明する波形図、第3図は本発明の第 2の実施例の構成図、第4図はその動作を説明す る波形図、第5図は本発明の第3の実施例の構成 図、第6図はその動作を説明する波形図である。

1 ……クロツクパルス発生器、2. 4 ……カウンタ、3. 5 ……デイジタル比較器、6 …… D型フリツブフロツブ、7 …… NORゲート、8 ……


特開昭64-37124 (ア)




- 1 クロックバルス 発生器 2 ガンシタ 3 元 ジタル 比較器 4 カワンタ 5 元 ジタル比較器 6 D型フリノブフロップ 7 NOR ゲート



紙





特開昭64-37124 (8)

